Programador USB-Blaster (compatible) para Altera/Intel FPGA Cyclone II

Descripción

Programador USB-Blaster (compatible) para configuración y depuración JTAG/AS/PS de FPGAs y CPLDs Altera/Intel. Conecta el PC por USB a la placa mediante el conector estándar de 10 pines (2×5, 2,54 mm). Validado para Cyclone II EP2C5T144 y resto de familias soportadas por Quartus Prime Programmer. Toma la referencia de tensión del objetivo (VCC(TRGT)) para adaptar niveles lógicos de 1,5…5,0 V.

Principales características

• Tres modos de carga/ programación: JTAG, Active Serial (AS) y Passive Serial (PS).
• Conector estándar 10-pin Altera (2×5, 2,54 mm); pin 4 = VCC(TRGT).
• Niveles lógicos adaptados por VCC(TRGT): operación recomendada a 1,5 / 1,8 / 2,5 / 3,3 / 5,0 V (abs. máx. 5,5 V).
• Soporte Quartus Prime (Programmer) en Windows/Linux con driver USB-Blaster.
• Totalmente indicado para Cyclone II (EP2C5T144) y otros dispositivos que aceptan JTAG/AS/PS.

Características técnicas

• Interfaz PC: USB (cable incluido).
• Interfaz a placa: 10 pines 2×5, 2,54 mm (hembra en cable → macho en PCB).
• Modos: JTAG / AS / PS (tabla de señales por pin en la guía oficial).
• Tensión de referencia (VCC(TRGT)): recomendada 1,5–5,0 V; máx. 5,5 V.
• Compatibilidad: soportado por Quartus Prime Programmer para configuración en Cyclone II y otras familias (JTAG prioritario sobre otros modos).
• Conector y mecánica: cabezal through-hole recomendado por resistencia mecánica (uso repetido).
• Sistema operativo: drivers disponibles para Windows y instalación en Linux documentada por Intel.

FAQs

1. ¿Sirve para programar un Cyclone II EP2C5T144?
   Sí. Cyclone II admite JTAG, AS y PS; el USB-Blaster implementa esos modos.
2. ¿Qué conector debo poner en mi PCB?
   Un header macho 2×5 de 2,54 mm (estándar Altera). La guía recomienda through-hole por la fuerza de inserción.
3. ¿A qué tensión trabaja la interfaz JTAG?
   El cable usa VCC(TRGT) de la placa objetivo para adaptar niveles: 1,5, 1,8, 2,5, 3,3 o 5,0 V (máx. 5,5 V).
4. ¿Cómo instalar el driver en Linux?
   Intel documenta el proceso para Download Cable/USB-Blaster II en Quartus Prime (permisos usbfs/udev). Instalación en Linux
5. ¿El JTAG tiene prioridad si hay otro modo cableado?
   Sí, en FPGAs Intel/Altera, las instrucciones JTAG tienen prioridad sobre cualquier modo de configuración.